تدعي شركة Huawei أن الرقاقة الجديدة توفر قوة حوسبة أكبر بنسبة 55٪ من خلال تصميم أكثر ذكاءً
كشفت شركة هواوي تكنولوجيز عن بيانات هندسية وراء معالج الهاتف الذكي Kirin 2026 القادم، حيث حققت مكاسب كبيرة في كثافة الترانزستور وكفاءة الطاقة دون الانتقال إلى عملية تصنيع أكثر تقدمًا أو الاعتماد على الطباعة الحجرية فوق البنفسجية القصوى (EUV). وقالت الشركة إن معالج Kirin 2026، المتوقع تشغيل هواتفها الذكية الرائدة التالية Mate في وقت لاحق من هذا العام، يوفر زيادة بنسبة 55 بالمائة في كثافة الترانزستور مقارنةً بـ Kirin9030 Pro العام الماضي أثناء استخدام نفس عقدة العملية. وتم الكشف عن هذه الأرقام في ورقة محدثة تتوسع في قانون Tau Scaling Law من هواوي، وهو نهج لتصميم الرقائق تم تقديمه في وقت سابق من هذا العام. وفقًا للصحيفة، يعمل معالج Kirin 2026 أيضًا على خفض استهلاك الطاقة بنسبة 41٪ مع تقديم نفس مستوى الأداء مثل Kirin9030 Pro. عند درجة حرارة تشغيل تبلغ 77 درجة فهرنهايت و0.9 فولت، تسجل الشريحة أيضًا انخفاضًا بنسبة 5.6% في كثافة الطاقة. وبدلاً من الاعتماد على تقليص أبعاد الترانزستور، تعزو هواوي المكاسب إلى بنية LogicFolding، التي تعيد تنظيم التخطيط المادي للدوائر المنطقية لتحسين حركة الإشارة عبر الشريحة. إعادة تصميم التخطيط المنطقي: “لم يتم الحصول على المكاسب من خلال خطوة الطباعة الحجرية الجديدة ولكن من خلال إعادة التنظيم الطوبولوجي للتوزيع المكاني للمنطق”، كما كتبت هي تينغبو، رئيسة لجنة العلماء في هواوي ورئيسة قسم أعمال أشباه الموصلات في الشركة، وفقًا لصحيفة South China Morning Post. وقالت هواوي إن تصميم LogicFolding مزدوج الطبقة يقلل من المسافة التي تنتقل بها الإشارات الكهربائية عن طريق تقصير طول السلك بنسبة 30٪. كما أنه يقلل من عدد المخزن المؤقت للساعة بأكثر من 50% ويقلل انحراف الساعة بنسبة 25%، مما يحسن الاتصال بين الأجزاء المختلفة للمعالج. وتقول الشركة إن هذه التغييرات تسمح بكثافة أعلى للترانزستور واستهلاك أقل للطاقة دون الحاجة إلى عقدة تصنيع جديدة. تقليديًا، كانت تحسينات الكثافة المماثلة تتطلب عدة سنوات من توسيع نطاق العملية عن طريق جعل الترانزستورات أصغر حجمًا. قدمت شركة هواوي قانون تاو للقياس كبديل لقانون مور، الذي قاد التقدم في مجال أشباه الموصلات لعقود من الزمن من خلال تعبئة المزيد من الترانزستورات في نفس منطقة الرقاقة. بدلاً من التركيز في المقام الأول على تصغير الترانزستور، يؤكد Tau Scaling على تقليل الوقت اللازم لنقل البيانات عبر المعالج. توسع خارطة الطريق وقالت هواوي إنه من المتوقع أن يتطور LogicFolding إلى ما هو أبعد من التنفيذ ثنائي الطبقة اليوم إلى تصميمات شرائح ثلاثية الطبقات وأربع طبقات ومتعددة الطبقات خلال العقد المقبل. وكتب: “على مدى العقد المقبل، من المتوقع أن تتطور LogicFolding من الطي بالمسار الحرج المحلي إلى الطي واسع النطاق ومتعدد الطبقات – ثلاثة وأربعة مستويات وأكثر نشاطًا لكل حزمة”. كما حددت الشركة أيضًا خارطة طريق يمكن أن ترفع التردد الأساسي لوحدة المعالجة المركزية في تشكيلة Kirin إلى 3.1 جيجا هرتز هذا العام و4 جيجا هرتز بحلول عام 2029. وكتب: “خارطة الطريق مجدية، ومن حيث التكلفة، قابلة للتطبيق اقتصاديًا”. وأقرت هواوي بأن تحويل المفهوم إلى واقع تجاري سيتطلب التغلب على تحديات التصنيع، بما في ذلك تبديد الحرارة وعائد الإنتاج. ودعت الشركة أيضًا إلى تعاون أوسع في الصناعة لتطوير الأدوات والمعايير والمعايير وتقنيات التصنيع اللازمة لدعم نهج Tau Scaling. تم نشر البحث على ChinaXiv، وهي منصة ورقية علمية للأبحاث التي لم تتم مراجعتها بعد من قبل النظراء.
تم النشر: 2026-07-08 21:04:00
