“الأول في العالم”: تقوم شركة IBM بتعبئة 100 مليار ترانزستور في شريحة بحجم ظفر أقل من 1 نانومتر
طرحت شركة IBM ما تسميه أول تكنولوجيا لأشباه الموصلات التي يقل طولها عن 1 نانومتر في العالم، حيث كشفت عن شريحة بحجم 0.7 نانومتر مبنية على بنية ترانزستور ثلاثية الأبعاد جديدة مصممة لتوسيع نطاق الرقاقة إلى ما هو أبعد من الحدود الحالية. وقالت الشركة إن الرقاقة تحتوي على ما يقرب من 100 مليار ترانزستور في جهاز بحجم ظفر الإصبع تقريبًا، مما يضاعف تقريبًا كثافة الترانزستور لشريحة IBM 2 نانومتر التي تم الإعلان عنها في عام 2021. ووفقًا لشركة IBM، يمكن أن توفر التكنولوجيا الجديدة أداءً أعلى بنسبة تصل إلى 50 بالمائة أو كفاءة طاقة أفضل بنسبة 70 بالمائة من شرائح العقدة 2 نانومتر، مما قد يفيد أنظمة الذكاء الاصطناعي والبنية التحتية السحابية والإلكترونيات الاستهلاكية المستقبلية. ويأتي هذا الاختراق في الوقت الذي تواجه فيه صناعة أشباه الموصلات تحديات متزايدة في تقليص أحجام الترانزستورات باستخدام التصاميم التقليدية. وقالت شركة IBM إن البنية الجديدة توفر طريقًا للتوسع المستمر حتى مع اقتراب ميزات الرقاقة من الأبعاد الذرية. ما وراء القياس التقليدي يوجد في قلب التطوير تصميم جديد للترانزستور يسمى “nanostack”، والذي تصفه IBM بأنه أول بنية معروفة ثلاثية الأبعاد تعتمد على صفائح النانو في الصناعة. على عكس تخطيطات الترانزستورات التقليدية، تقوم تقنية nanostack بتكديس الترانزستورات عموديًا وترتيبها، مما يسمح بدمج المزيد من المكونات ضمن نفس البصمة. ويتيح التصميم أيضًا استخدام مواد مختلفة في طبقات منفصلة، مما يساعد المهندسين على تحسين الأداء واستهلاك الطاقة بشكل مستقل. قال جاي جامبيتا، مدير أبحاث IBM وزميل IBM: “يمثل أحدث اختراق في الرقائق من IBM لحظة تاريخية في مجال الحوسبة، حيث يدفع التكنولوجيا إلى ما هو أبعد من عصر النانومتر إلى مستوى الذرات. مع بنية nanostack الجديدة لدينا، نحن لا نصنع ترانزستورات أصغر فحسب، بل نعيد اختراع كيفية بناء الرقائق لتوفير المزيد من الطاقة وكفاءة الطاقة بشكل كبير”. وقالت شركة IBM إن الباحثين قاموا بالتحقق من صحة البنية بشكل تجريبي من خلال الترابط العازل الرفيع للغاية في تكامل CMOS، والعروض الهندسية ثنائية القناة، وتشغيل عاكس CMOS الوظيفي. وقالت الشركة إن هذه الاختبارات أكدت أن الهيكل يمكن تصنيعه فعليًا وأداء وظائف الحوسبة. وأظهرت التكنولوجيا أيضًا تحسينات في قياس الذاكرة. أبلغ باحثو شركة IBM عن انخفاض بنسبة 40 بالمائة في حجم خلية SRAM، مما قد يساعد صانعي الرقائق على بناء معالجات أكثر كثافة وكفاءة مع دعم متطلبات الذاكرة المتزايدة لأحمال عمل الذكاء الاصطناعي. خارطة الطريق تمتد لعقد من الزمن تعتقد شركة IBM أن تصميم nanostack يمكن أن يدعم توسيع نطاق أشباه الموصلات لمدة عقد آخر على الأقل. وأشارت الشركة إلى أن أسماء عقدة الترانزستور لم تعد تمثل الأبعاد المادية الدقيقة ولكنها تحدد بدلاً من ذلك أجيال التصنيع. ومع ذلك، فإن تقنية IBM ذات الـ 0.7 نانومتر، أو 7 أنجستروم، توضح أن المزيد من التصغير يظل ممكنًا تحت عتبة 1 نانومتر. يتم تنفيذ هذا العمل في منشأة أبحاث أشباه الموصلات التابعة لشركة IBM في ألباني، نيويورك. من المتوقع أن يحتوي الموقع على نظام طباعة حجرية بالأشعة فوق البنفسجية ذات الفتحة العددية العالية (High NA EUV) من ASML، وهي أداة تعتبر حاسمة لتصنيع الرقائق في المستقبل. وقالت شركة IBM إنها تتعاون مع Lam Research وTokyo Electron وSCREEN Semiconductor Solutions في تطوير عملية High NA EUV وقد أنتجت بالفعل أجهزة عمل باستخدام هذه التكنولوجيا. وتتوقع الشركة أن أول اعتماد تجاري للرقائق المعتمدة على النانوستاك يمكن أن يحدث خلال السنوات الخمس المقبلة. تم عرض أحدث النتائج في ندوة VLSI 2026.
تم النشر: 2026-06-25 19:56:00
