كشفت شركة IBM النقاب عن تكنولوجيا الرقائق التي يمكن أن تساعد في تمديد قانون مور لعقد آخر
وقال جاي جامبيتا، مدير أبحاث آي بي إم، خلال مؤتمر صحفي يوم الثلاثاء: “إنها ليست مجرد خطوة تدريجية”. “إنها قفزة ذات مغزى إلى الأمام.” ويتوقع غامبيتا أنه في غضون عقد من الزمن، سيتم استخدام الرقائق ذات التكديس النانوي على نطاق واسع في مراكز البيانات، حيث يمكن أن تساعد كفاءتها المحسنة المنشآت على إدارة استهلاكها للطاقة بشكل أفضل. يقول دان هاتشيسون، نائب رئيس شركة TechInsights، وهي شركة لتحليل التكنولوجيا: “إنه بالتأكيد تغيير جذري”. “وهذا يضع 10 أو 15 سنة أخرى على خريطة الطريق.” بالمقارنة مع البنية المتطورة السابقة لشركة IBM، تفيد تقارير الشركة، أن الرقائق المبنية بهذا النهج الجديد يمكنها القيام بما يصل إلى 50% من العمل في نفس المقدار من الوقت وتكون أكثر كفاءة في استخدام الطاقة بنسبة تصل إلى 70%. توفر هذه البنية طريقة عامة لتصميم الترانزستورات، وستتعاون شركة IBM مع الشركات المصنعة لأشباه الموصلات لتصنيع الرقائق الفعلية. ويتوقع أن يقوم مصممو الرقائق بنشر التصميم في العديد من أنواع الرقائق المختلفة، بما في ذلك وحدات معالجة الرسومات ووحدات المعالجة المركزية. وقال هويمينغ بو، نائب رئيس قسم البحث والتطوير العالمي لأشباه الموصلات في شركة آي بي إم، في المؤتمر الصحفي الذي أعلن فيه عن التصميم الجديد: “أتوقع إجراء العديد من المحادثات مع المصممين حول كيفية استخدام هذه التكنولوجيا”. كعكة طبقة قام المهندسون بإنشاء شريحة IBM الجديدة طبقة تلو الأخرى، مثل الكعكة. يبدأون بتصنيع الترانزستورات على طبقة واحدة من السيليكون. ثم يضعون طبقة من السيليكون فوق هذه الأجهزة، ويقومون بتصنيع طبقة أخرى من الترانزستورات فوقها مباشرة. وأخيرا، يقومون بإنشاء التوصيلات الكهربائية بين طبقتين من الترانزستورات. يُعرف هذا النوع من المكدس الرأسي، الذي يجمع بين نوعين من الترانزستورات، باسم ترانزستور التأثير الميداني التكميلي، أو CFET، كما يوضح تشينغ كاو، أستاذ علوم وهندسة المواد في جامعة إلينوي في أوربانا شامبين، والذي لم يشارك في العمل. الشركة ليست الوحيدة التي تتبع هذا النهج العام. قامت أكبر الشركات المصنعة للرقائق – Intel وSamsung وTSMC – ومختبر الأبحاث المنافس Imec في بلجيكا بالتحقيق في CFETs. وتقول شركة IBM إن تصميمها يتميز بحقيقة أن الترانزستورات الموجودة في الطبقة الثانية لا تستقر مباشرة فوق ترانزستورات الطبقة الأولى؛ بل هي متداخلة، وهو ما تقول الشركة إنه يبسط الأسلاك، من بين مزايا أخرى. يقول تساو إن CFETs مثل تلك الموجودة في بنية nanostack الخاصة بشركة IBM تتناقض مع نهج شائع آخر لصنع شرائح ذات مستويين، مثل 3D V-Cache من AMD وتقنية LogicFolding المرتقبة من Huawei. في هذه الأساليب، يقوم المهندسون بتصنيع الترانزستورات على كل طبقة من الشريحة بشكل مستقل قبل ربط الاثنين معًا. يقول تساو إن طريقة IBM الجديدة تسمح بمحاذاة الطبقات بشكل أكثر دقة، وهو أمر مهم للأداء لأن الترانزستورات صغيرة جدًا.
تم النشر: 2026-06-25 11:00:00
مصدر: www.technologyreview.com
